ADC輸入電容的阻抗的問(wèn)題分析
大概概括一下ADC輸入電容阻抗的問(wèn)題：
1:SAR型ADC 這種ADC內(nèi)阻都很大，一般500K以上。即使阻抗小的ADC，阻抗也是固定的。所以即使只要被測(cè)源內(nèi)阻穩(wěn)定，只是相當(dāng)于電阻分壓，可以被校正。
2:開(kāi)關(guān)電容型，如TLC2543之類(lèi)。他要求很低的輸入阻抗用于對(duì)內(nèi)部采樣電容快速充電。這時(shí)最好有低阻源，否則會(huì)引起誤差。實(shí)在不行，可以外部并聯(lián)一很大的電容，每次被取樣后，大電容的電壓下降不多。因此并聯(lián)外部大電容后，開(kāi)關(guān)電容輸入可以等效為一個(gè)純阻性阻抗，可以被校正。
3：FLASH型(直接比較型)。大多高速ADC都是直接比較型，也稱(chēng)閃速型(FLASH)，一般都是低阻抗的。要求低阻源。對(duì)外表現(xiàn)純阻性，可以和運(yùn)放直接連接。
4：雙積分型 大多輸入阻抗極高，幾乎不用考慮阻抗問(wèn)題
5：Sigma-Delta型。這是目前精度最高的ADC類(lèi)型，也是最難伺候的一種ADC。重點(diǎn)講一下要注意的問(wèn)題：
a.內(nèi)部緩沖器的使用。SigmaDelta型ADC屬于開(kāi)關(guān)電容型輸入，必須有低阻源。所以為了簡(jiǎn)化外部設(shè)計(jì)，內(nèi)部大多集成有緩沖器。緩沖器打開(kāi)，則對(duì)外呈現(xiàn)高阻，使用方便。但要注意了，緩沖器實(shí)際是個(gè)運(yùn)放。那么必然有上下軌的限制。大多數(shù)緩沖器都是下軌50mV，上軌AVCC-1.5V。在這種應(yīng)用中，共莫輸入范圍大大的縮小，而且不能到測(cè)0V。一定要特別小心!一般用在電橋測(cè)量中，因?yàn)楣材７秶荚?/2VCC附近。不必過(guò)分擔(dān)心緩沖器的零票，通過(guò)內(nèi)部校零寄存器很容易校正的。
b.輸入阻抗問(wèn)題。SigmaDelta型ADC屬于開(kāi)關(guān)電容型輸入，在低阻源上工作良好。但有時(shí)候?yàn)榱艘种乒材；蛞种颇丝固仡l率外的信號(hào)，需要在輸入端加RC濾波器，一般DATASHEET上會(huì)給一張最大允許輸入阻抗和C和Gain的關(guān)系表。這時(shí)很奇怪的一個(gè)特性是，C越大，則最大輸入阻抗必須隨之減小!剛開(kāi)始可能很多人不解，其實(shí)只要想一下電容充電特性久很容易明白的。還有一個(gè)折衷的辦法是，把C取很大，遠(yuǎn)大于幾百萬(wàn)倍的采樣電容Cs(一般4~20PF),則輸入等效純電阻，分壓誤差可以用GainOffset寄存器校正。
c.運(yùn)放千萬(wàn)不能和SigmaDelta型ADC直連! 前面說(shuō)過(guò)，開(kāi)關(guān)電容輸入電路電路周期用采樣電容從輸入端采樣，每次和運(yùn)放并聯(lián)的時(shí)候，會(huì)呈現(xiàn)低阻，和運(yùn)放輸出阻抗分壓，造成電壓下降，負(fù)反饋立刻開(kāi)始校正，但運(yùn)放壓擺率(SlewRate)有限，不能立刻響應(yīng)。于是造成瞬間電壓跌落，取樣接近完畢時(shí)，相當(dāng)于高阻，運(yùn)放輸出電壓上升，但壓擺率使運(yùn)放來(lái)不及校正，結(jié)果是過(guò)沖。而這時(shí)正是最關(guān)鍵的采樣結(jié)束時(shí)刻。
所以，運(yùn)放和SD型ADC連接，必須通過(guò)一個(gè)電阻和電容連接(接成低通)。而RC的關(guān)系又必須服從5.c里面所述規(guī)則。
d.差分輸入和雙極性的問(wèn)題。SD型ADC都可以差分輸入，都支持雙極性輸入。但這里的雙極性并不是指可以測(cè)負(fù)壓，而是Vi+ Vi-兩腳之間的電壓。假設(shè)Vi-接AGND，那么負(fù)壓測(cè)量范圍不會(huì)超過(guò)-0.3V。正確的接法是Vi+ Vi- 共模都在-0.3~VCC之間差分輸入。一個(gè)典型的例子是電橋。另一個(gè)例子是Vi-接Vref，Vi+對(duì)Vi-的電壓允許雙極性輸入
編輯：admin 最后修改時(shí)間：2017-08-01
