LPDDR4 �¼��g(sh��)���M(j��n)���Խ�B

����һλ�Y���N�ۆT��������ʹ�ҽ�������LPDDR4�����LPDDR3�IJ�����dȤ�ęC(j��)�Ͳ���һͬ��W(xu��)��(x��)һ��Ŷ~~ 

Die���O(sh��)Ӌ(j��)���M(j��n)

LPDDR4�ı��|(zh��)߀��DRAM��������Ĵ惦(ch��)��Ԫ��ݲ���mos�_�P(gu��n)�ķ�ʽ��δ�l(f��)��׃�������˫@ȡ������x���ٶȣ��H�H�����ⲿ�Ŀ������������Dz��еģ�LPDDR4��die���O(sh��)Ӌ(j��)�����˸��M(j��n)��(y��u)����������ⲿ�������ٶ�������

die���O(sh��)Ӌ(j��)��ʽ�ѽ�(j��ng)��֮ǰ�Ć�Channel���M(j��n)���pChannel������DQ��̖(h��o)��CA��̖(h��o)���O(sh��)Ӌ(j��)λ��Ҳ���˸��M(j��n)��

���Ğ��pChannel����ͬ�r(sh��)��CA��̖(h��o)���N�������ڌ���(y��ng)��DQ��̖(h��o)���p��оƬ��(n��i)�IJ�ͬ�O(sh��)Ӌ(j��)�߾��L����ɵĕr(sh��)�Ӳ���pͨ���ܘ�(g��u)�s���˔�(sh��)��(j��)��̖(h��o)�Ĵ惦(ch��)����е�I/O�Ă��;��x�����ڴ惦(ch��)���ϵĴ󲿷���e���惦(ch��)�������ռ��(j��)�������U(ku��)��ӿ���e�����w�ߴ��Ӱ�΢����΢��

ÿ��(g��)channel�����Լ���(d��)�е�CA��̖(h��o)�������M(j��n)�в��еIJ����������ⲿ�����ٶȵ���������(n��i)������Ҫ���������̵ĕr(sh��)�Ӻ͸���IJ��в������M(j��n)��������

LVSTL�ĵ͹��Ľӿ��O(sh��)Ӌ(j��)

�ӿڔU(ku��)չ�����ߵ��l�ʌ����ĸ���������LPDDR4��I/O�ӿ���̖(h��o)�l(f��)�ͷ�ʽ�����ش��׃�����õ�늉��[��(d��ng)-�Kֹ߉݋��LVSTL����ʽ��LVSTL��Low Voltage Small signal Terminated level��, ��늉��[���K��߉݋��

���(n��i)����ԭ������

���Ƀɂ�(g��)NMOS��(g��u)��������������̖(h��o)�Ĕ[��(d��ng)늉������ǿɾ��̿��Ƶ���һ�������VDDQ/2.5~VDDQ/3֮�g��

�@��(g��)�ӿ�߀��һ��(g��)��̎��������idle��B(t��i)��������Ҫֱ���ƽ������Ҳ����(hu��)���Դ��������

�����@��(g��)LVSTL�ӿڵ��@�ɂ�(g��)��(y��u)�c(di��n)����ӿڹ��ĕ�(hu��)���@�½�������(j��)Memory�S�ҵĜyԇ��3.2Gbps��LPDDR4�Ľӿڹ������ஔ(d��ng)��1.6Gbps��LPDDR3�ӿڹ�����Ҳ�����f���Ľӿڹ����½���һ����

�������늉���ǰ����1.2�����͵���1.1�����@��Ҳ������оƬ�Ĺ���������

��(sh��)��(j��)���D(zhu��n)����

�ɹ��ܹ��_���x���Կ�����LPDDR4����һ�MDMI[1:0]��̖(h��o)�� 
���x�������ĕr(sh��)����LPDDR4֧��?j��n)?sh��)��(j��)���D(zhu��n)(DBIdc)�Ĺ������@��(g��)���ܵČ�(sh��)�F(xi��n)��ͨ�^�x���ĕr(sh��)�����MR3�Ĵ����Č���(y��ng)λ�팍(sh��)�F(xi��n)�����@��(g��)���ܿ��ܕ�(hu��)��һЩܛ�������⑪(y��ng)�È�����ʹ����

CA�IJ

��pin�_���x���Կ�����LPDDR4��CA���_����֮ǰ��10λ���p�ٵ���6λ��6bit��CA��̖(h��o)��Ȼ����command ��address��bank����Ϣ��߀��һ��(g��)��׃����CA������LPDDR3�ǘ�֧��DDR��ģʽ����ֻ��SDR��ģʽ�������@�ӿ���������CA��Ч��������LPDDR3�����½������]���ӿ��ٶ��ϵ����������w���f��LPDDR3��ƽ��

LPDDR4Ҳ�������LPDDR3��һ��(g��)CA training���^������ͬ����LPDDR4���õ���CBT��command bus training���ķ�ʽ�����@�N��ʽ������(hu��)�M(j��n)��VrefCa��CLK��CS��CLK��CA�ĕr(sh��)���{(di��o)����

��������ECCУ�(y��n)���ܵČ�����

LPDDR3���x��������������У�(y��n)���ܡ���������x���Ŀɿ�����LPDDR4��������һ�N����ECCУ�(y��n)���ܵČ����masked write command������(sh��)�H���@�N��У�(y��n)�Č��������cell��(n��i)�����˂�(g��)read-modify-write�Ą�(d��ng)���������@�N��������Ч��Ҫ�������Č�����Ҫ�͡�

��ݷ�����l���ГQ����FSP����

FSP(frequency set point)����֧�փɂ�(g��)�A(y��)�O(sh��)�Ĺ����l��֮�g�Ŀ����ГQ��

����������l���ГQ��Ԓ����?y��n)��漰��ͬ�l�ʵ�training�����IJ�ͬ��ֵ�����P(gu��n)�Ĵ�����(hu��)��Ҫ�����µČ�������FSP����ͨ�׵��f�����ѽ�(j��ng)�уɂ�(g��)�A(y��)�ù����l�ʵļĴ�����ֵ����ݺ�����ֻҪһ��(g��)ָ�������ɿ��ٵ�����ГQ��

���ڷf���¿Ƽ����顾�A�������������˾���з�(w��n)�����M(j��n)؛������؛Դֱ�������㣬���u(y��)��һ��؛��r(ji��)��(sh��)����(y��u)�|(zh��)����(w��)����ƽ������ȡ���ڿ͑�����V��͑��ṩ�r(ji��)������ă�(y��u)�|(zh��)�a(ch��n)Ʒ�����˽�����P(gu��n)��winbond �a(ch��n)Ʒϵ���ļ��g(sh��)�Y����Ո��ԃ QQ��83652985

�A��LPDDR4����Ҫ��̖(h��o)�У�W66AL6NBVA W66BL6NBVA W966K6HBG W966D6HBG W967D6HBG W968D6DAG

��݋��Simon  ����޸ĕr(sh��)�g��2019-05-23