緩沖器反饋路徑中的電阻器：問問為什么！
每當(dāng)檢查年輕工程師的電路原理圖或印刷電路板(PCB)布局布線時(shí)，我都要挑選幾個(gè)項(xiàng)目，問他們“為什么這么做?”為什么你選擇這個(gè)組件?為什么把它布置在PCB的這個(gè)位置?之所以問這些問題是因?yàn)楣こ處熢谧龀雒總(gè)設(shè)計(jì)決策時(shí)都應(yīng)該有合理的理由。
例如，在配置成緩沖器的運(yùn)算放大器反饋路徑中有一個(gè)電阻器，應(yīng)該馬上想到“這是為什么呢?”
圖1：在反饋路徑中包含電阻器的運(yùn)算放大器緩沖器電路
令人難以接受的實(shí)際情況是工程師經(jīng)常不知道自己為什么使用電阻器R2。他們可能在以前的原理圖中看到過，所以感到必須包含這個(gè)電阻器。這些電阻器通常用于低速應(yīng)用(<50MHz)，以消除運(yùn)算放大器輸入偏置電流產(chǎn)生的DC偏移。
R2還可能會(huì)在輸出出現(xiàn)靜電放電(ESD)沖擊時(shí)為反相輸入提供一定的保護(hù)。此外，如果兩個(gè)輸入端有匹配的電源阻抗，有些運(yùn)算放大器(特別是JFET輸入型)就會(huì)產(chǎn)生較低的失真。但如果不理解R2的用途，通常就會(huì)隨機(jī)選擇該值，從而導(dǎo)致不穩(wěn)定性。
要理解R2導(dǎo)致不穩(wěn)定性的原因，我們?cè)谠撾娐分屑尤脒\(yùn)算放大器的輸入電容，如圖2所示。
圖2：在圖1電路中加入運(yùn)算放大器輸入電容
R2與輸入共模電容CCM2及輸入差分電容CDM在反相輸入端構(gòu)成一個(gè)低通濾波器。反饋路徑中的低通濾波器在放大器的噪聲增益曲線(1/β)上產(chǎn)生一個(gè)零值，所處頻率為：
如果該零值遠(yuǎn)遠(yuǎn)高于放大器的單位增益帶寬，如圖3中fz(2)所示，它就不會(huì)影響電路的穩(wěn)定性。但如果這個(gè)零處于或低于運(yùn)算放大器的單位增益帶寬位置，例如fz(1)，噪聲增益曲線就會(huì)以大于每十倍頻程20dB的速率與開環(huán)增益曲線相交，表明有可能產(chǎn)生的不穩(wěn)定性。
圖3：緩沖器放大器的開環(huán)增益(紅)和噪聲增益(藍(lán))曲線
該零值的相移在低于fz的十倍頻位置開始，因此保守設(shè)計(jì)原則是：
用該公式替換fz，我們便可確定能確保穩(wěn)定性的R2最大值：
為了展示該效果，我對(duì)采用緩沖器配置的OPA172進(jìn)行了仿真，并測(cè)量了不同R2值的相位裕量。OPA172的單位增益帶寬是10MHz，輸入共模與差分電容均為4pF。使用公式4中的設(shè)計(jì)準(zhǔn)則，R2的最大值是：
圖4是我用來測(cè)量相位裕量的TINA-TI?仿真電路原理圖。反饋環(huán)路在運(yùn)算放大器輸出端由電感器L1損壞，一個(gè)電源(VG1)AC耦合至該反饋環(huán)路。環(huán)路增益由具有“LG”標(biāo)識(shí)的探針提供，在環(huán)路增益等于0dB時(shí)，可測(cè)量相位裕量。
圖4：配置為緩沖器的OPA172的TINA-TI?仿真電路原理圖
圖5是在R2值增加時(shí)相位裕量的曲線。藍(lán)線是我們用公式5計(jì)算出的R2最大值。在低于該限值時(shí)，相位裕量的降低最小，在R2=200歐姆時(shí)僅降至62°，而高于該限值時(shí)，相位裕量則會(huì)快速降低。
圖5：OPA172相位裕量及R2值的比較曲線
記住這一分析不包括電容負(fù)載或PCB寄生效應(yīng)的影響，但它們也會(huì)降低電路的相位裕量。
在某些電路中可能會(huì)有使用R2的適當(dāng)理由，但在將其納入電路原理圖之前，要問問自己，使用該電阻器希望達(dá)到什么效果。如果所需的值很大，您可能會(huì)遇到穩(wěn)定性問題。在任何工程設(shè)計(jì)工作中多問“為什么”，對(duì)工程師自我提高十分關(guān)鍵!
編輯：admin 最后修改時(shí)間：2018-01-05
